Hitachi P7K500 Specifications - Page 37

Hitachi P7K500 - Deskstar - Hard Drive Manual

Page 37 highlights

5.2.4.4 Device Terminating Read DMA DMARQ DMACKSTOP HDMARDYDSTROBE DD(15:00) tSS tLI tMLI tACK tLI tLI tACK tIORDYZ tAZ xxxxx tZAH tCS tCH xxxxxxxxxxxxxxxxxx CRC xxxxxxxxxx Device drives DD Host drives DD Figure 12 Ultra DMA cycle timing chart (Device terminating Read) PARAMETER DESCRIPTION (all values in ns) Time from DSTROBE tSS edge to negation of DMARQ tLI Limited interlock time Maximum time allowed tAZ for output drivers to release tZAH Minimum delay time required for output tMLI Interlock time with minimum tCS CRC word setup time (at device side) tCH CRC word hold time (at device side) tACK Hold time after DMACK- tIORDYZ Maximum time before releasing IORDY MODE0 MIN MAX 50 - 0 150 - 10 20 - 20 - 15 - 5 - 20 - - 20 MODE1 MIN MAX 50 - 0 150 - 10 20 - 20 - 10 - 5 - 20 - - 20 MODE2 MIN MAX 50 - 0 150 - 10 20 - 20 - 7 - 5 - 20 - - 20 MODE3 MIN MAX 50 - 0 100 - 10 20 - 20 - 7 - 5 - 20 - - 20 MODE4 MIN MAX 50 - 0 100 - 10 20 - 20 - 5 - 5 - 20 - - 20 MODE5 MIN MAX 50 - 0 75 - 10 20 - 20 - 5 - 5 - 20 - - 20 MODE6 MIN MAX 50 - 0 60 - 10 20 - 20 - 5 - 5 - 20 - - 20 Table 21 Ultra DMA cycle timings (Device Terminating Read) HITACHI Deskstar & CinemaStar P7K500 Hard Disk Drive specification (Rev 1.1) 29

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
  • 189
  • 190
  • 191
  • 192
  • 193
  • 194
  • 195
  • 196
  • 197
  • 198
  • 199
  • 200
  • 201
  • 202
  • 203
  • 204
  • 205
  • 206
  • 207
  • 208
  • 209
  • 210
  • 211
  • 212
  • 213
  • 214
  • 215
  • 216
  • 217
  • 218
  • 219
  • 220
  • 221
  • 222
  • 223
  • 224
  • 225
  • 226
  • 227
  • 228
  • 229
  • 230
  • 231
  • 232
  • 233
  • 234
  • 235
  • 236
  • 237
  • 238
  • 239
  • 240
  • 241
  • 242
  • 243
  • 244
  • 245
  • 246
  • 247
  • 248
  • 249
  • 250
  • 251
  • 252
  • 253
  • 254
  • 255
  • 256
  • 257
  • 258
  • 259
  • 260
  • 261
  • 262
  • 263
  • 264
  • 265
  • 266
  • 267
  • 268
  • 269
  • 270
  • 271
  • 272
  • 273
  • 274
  • 275
  • 276
  • 277
  • 278

HITACHI Deskstar & CinemaStar P7K500 Hard Disk Drive specification (Rev 1.1)
29
5.2.4.4
Device Terminating Read DMA
DSTROBE
HDMARDY-
DMACK-
DMARQ
STOP
tMLI
tLI
DD(15:00)
tZAH
xxxxxxxxxxxxxxxxxx
Device drives DD
Host drives DD
tCH
tCS
CRC
tSS
tACK
tACK
tLI
tIORDYZ
xxxxx
xxxxxxxxxx
tAZ
tLI
Figure 12
Ultra DMA cycle timing chart (Device terminating Read)
MODE0
MODE1
MODE2
MODE3
MODE4
MODE5
MODE6
PARAMETER
DESCRIPTION
(all values in ns)
MIN
MAX
MIN
MAX
MIN
MAX
MIN
MAX
MIN
MAX
MIN
MAX
MIN
MAX
tSS
Time from DSTROBE
edge to negation of
DMARQ
50
50
50
50
50
50
50
tLI
Limited interlock time
0
150
0
150
0
150
0
100
0
100
0
75
0
60
tAZ
Maximum time allowed
for output drivers to
release
10
10
10
10
10
10
10
tZAH
Minimum delay time
required for output
20
20
20
20
20
20
20
tMLI
Interlock time with
minimum
20
20
20
20
20
20
20
tCS
CRC word setup time
(at device side)
15
10
7
7
5
5
5
tCH
CRC word hold time (at
device side)
5
5
5
5
5
5
5
tACK
Hold time after
DMACK–
20
20
20
20
20
20
20
tIORDYZ
Maximum time before
releasing IORDY
20
20
20
20
20
20
20
Table 21
Ultra DMA cycle timings (Device Terminating Read)